JP5048402

Title: STATIC FLIP-FLOP CIRCUIT

Abstract:

PURPOSE:To attain fast processing by combining a differential amplifier circuit pair used for reading data of each of a master circuit and a slave circuit and a differential amplifier circuit pair used for holding data with a positive feedback function so as to devise an operating current of the differential amplifier circuit pair having the positive feedback function to be set smaller independently of the other differential amplifier circuit pair. CONSTITUTION:A TR Q25 of a master circuit 3 and a TR Q26 of a slave circuit 4 form a differential amplifier circuit pair, a TR QL5 of the master circuit 3 and a TR QL26 of the slave circuit 4 form a differential amplifier circuit pair, and a TR Q27, a resistor R15, and a TR QL7 and a resistor R18 of each current source circuit are connected respectively to the common emitters. That is, the entire circuit is devised to be separated into a current read circuit and a data holding use positive feedback circuit including the current source circuit. Thus, it is possible to design a current flowing to the data holding use positive feedback circuit to be smaller than a current flowing to the data read circuit thereby reducing a mirror capacitance.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平5-48402

(43)公開日 平成5年(1993)2月26日

(51) Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

H 0 3 K 3/286

F 7328-5J

審査請求 未請求 請求項の数2(全 8 頁)


(21)出願番号	特顧平3-207048	(71)出願人	000004226 日本電信電話株式会社
(22)出願日	平成3年(1991)8月19日	(72)発明者	東京都千代田区内幸町一丁目1番6号
		(72)元列旬	東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内
		(72)発明者	1 212 212 12 12 12 12 12 12 12 12 12 12
			東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内
		(72)発明者	東京都千代田区内幸町一丁目1番6号 日
		(74)代理人	本電信電話株式会社内 介理士 古谷 史旺

(54) 【発明の名称】 スタテイツク型フリツプフロツプ回路

(57) 【要約】

【目的】 本発明は、スタティック型フリップフロップ 回路に関し、正帰還を有する差動対のミラー容量の低減 により高速化を図ることを目的とする。

【構成】 マスタ回路およびスレーブ回路の各データ読み込み用の上段差動対の共通エミッタにそれぞれコレクタが接続され、各ペースにクロック信号あるいはクロック補信号が入力される第1のトランジスタおよび第2のトランジスタの各エミッタを接続し、各上段差動対に対する第1の下段差動対を構成してその共通エミッタに第1の電流源回路を接続し、マスタ回路およびスレーブ回路の各データ保持用の上段差動対の共通エミッタにそれぞれコレクタが接続され、各ペースにクロック補信号あるいはクロック信号が入力される第3のトランジスタおよび第4のトランジスタの各エミッタを接続し、各上段差動対に対する第2の下段差動対を構成してその共通エミッタに第2の電流源回路を接続する。



【特許請求の範囲】

【請求項1】 データ読み込み用の差動対およびデータ 保特用の差動対をそれぞれ備えたマスタ回路およびスレープ回路の2つのラッチ回路で構成されるスタティック 型フリップフロップ回路において、

前記マスタ回路のデータ読み込み用の上段差動対の共通 エミッタにコレクタが接続され、ペースにクロック信号 が入力される第1のトランジスタのエミッタと、前記ス レープ回路のデータ読み込み用の上段差動対の共通エミ ッタにコレクタが接続され、ペースにクロック補信号が 10 入力される第2のトランジスタのエミッタとを接続し、 各上段差動対に対する第1の下段差動対を構成してその 共通エミッタに第1の電流源回路を接続し、

前記マスタ回路のデータ保持用の上段差動対の共通エミッタにコレクタが接続され、ベースにクロック補信号が入力される第3のトランジスタのエミッタと、前記スレーブ回路のデータ保持用の上段差動対の共通エミッタにコレクタが接続され、ベースにクロック信号が入力される第4のトランジスタのエミッタとを接続し、各上段差動対に対する第2の下段差動対を構成してその共通エミ 20ッタに第2の電流源回路を接続することを特徴とするスタティック型フリップフロップ回路。

【請求項2】 データ読み込み用の差動対およびデータ 保持用の差動対をそれぞれ備えたマスタ回路およびスレープ回路の2つのラッチ回路で構成されるスタティック 型フリップフロップ回路において、

前記マスタ回路のデータ読み込み用の上段差勤対の共通 れ、スレーブ回路2の出力端子Q、Qにマスタ回路10 スカ端子(トランジスタQ1、Q2のベース)が帰還れが入力される第1のトランジスタのエミッタと、前記スレーブ回路のデータ読み込み用の上段差動対の共通エミ 30 れる。なお、Q、Q′は真信号の出力端子であり、Q、ッタにコレクタが接続され、ベースにクロック補信号が Q′は補信号の出力端子である。 Q′は補信号の出力端子である。 Q′は補信号の出力端子である。 10006〕こうような構成のスタティック型フリップを上段差動対に対する下段差動対を構成してその共通エ フロップ回路では、クロック信号CKがハイレベルになるとトランジスタQ5、Q15が導通状態となり、トランジスタQ5、Q15が導通状態となり、トランジスタQ5、Q15が導通状態となり、トラ

前記マスタ回路のデータ保持用の差動対の共通エミッタ に第2の電流源回路を接続し、

前記スレーブ回路のデータ保持用の差動対の共通エミッタに第3の電流源回路を接続することを特徴とするスタティック型フリップフロップ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路においてスタティック動作するスタティック型フリップフロップ回路に関する。

[0002]

【従来の技術】図4は、ECL (Bmitter Coupled Logic) 基本回路を用いた従来のスタティック型フリップフロップ回路の構成例である。

【0003】図において、マスタ回路1は、抵抗器R スタQ6、Q14が導通状態となり、トランジスタQ1、R2およびトランジスタQ1、Q2、Q5からなる 50 3、Q4およびトランジスタQ10、Q11からなる差

データ読み込み回路と、抵抗器R1,R2、トランジスタQ3,Q4,Q6、トランジスタQ8,Q9および抵抗器R6,R7からなるデータ保持用正帰還回路と、トランジスタQ5,Q6の共通エミッタに接続のトランジスタQ7および抵抗器R5からなる電流源回路とにより構成される。スレーブ回路2は、抵抗器R3,R4およびトランジスタQ10,Q11,Q14からなるデータ読み込み回路と、抵抗器R3,R4、トランジスタQ12,Q13,Q15、トランジスタQ17,Q18および抵抗器R9,R10からなるデータ保持用正帰還回路と、トランジスタQ14,Q15の共通エミッタに接続のトランジスタQ16および抵抗器R8からなる電流源回路とにより構成される。GNDはグランド端子、VEEは電源端子、VCSは定電流源端子である。

2

【0004】なお、トランジスタQ1~Q7および抵抗器R1,R2,R5と、トランジスタQ10~Q16および抵抗器R3,R4,R8は、それぞれ上下2段の差動対からなる縦積みゲートを構成し、トランジスタQ8,Q9および抵抗器R6,R7と、トランジスタQ17,Q18および抵抗器R9,R10は、それぞれエミッタホロワ回路を構成する。

【0005】ここで、クロック信号CKがトランジスタQ5、Q15のベースに入力され、クロック補信号CKがトランジスタQ6、Q14のベースに入力され、マスタ回路1の出力端子Q'、Q'にスレーブ回路2の入力端子(トランジスタQ10、Q11のベース)が接続され、スレーブ回路2の出力端子Q、Qにマスタ回路1の入力端子(トランジスタQ1、Q2のベース)が帰還接続され、スタティック型フリップフロップ回路が構成される。なお、Q、Q'は真信号の出力端子であり、Q、Q'は補信号の出力端子である。

【0006】こうような構成のスタティック型フリップフロップ回路では、クロック信号CKがハイレベルになるとトランジスタQ5、Q15が導通状態となり、トランジスタQ1、Q2およびトランジスタQ12、Q13からなる差動対に電流パスが形成される。マスタ回路1に帰還されたスレープ回路2の出力信号は、トランジスタQ1、Q2からなる差動対によって反転され、トランジスタQ8、Q9を介してレベルシフトされてマスタ回40路1の出力端子Q′、Q′に取り出される。このとき、トランジスタQ6、Q14はローレベルのクロック補信号CKが入力されて非導通状態であり、トランジスタQ3、Q4およびトランジスタQ10、Q11からなる差動対には電流が流れない。したがって、マスタ回路1の出力端子Q′、Q′に取り出された信号は、スレープ回路2には伝搬せずにそこに保持される。

【0007】次に、クロック信号CKがローレベルになり、クロック補信号CKがハイレベルになるとトランジスタQ6、Q14が導通状態となり、トランジスタQ3、Q4な上ばトランジスタQ10、Q11からなる美

動対に電流パスが形成されるので、マスタ回路1の出力 端子Q', Q'に取り出された信号はトランジスタQ 3, Q4およびトランジスタQ10, Q11に伝搬され る。トランジスタQ3、Q4からなる差動対には、エミ ッタホロワ回路により正帰還がかかっているので、クロ ック信号CKがローレベルの間はマスタ回路1の出力信 号は保持される。一方、スレープ回路2に伝搬したマス 夕回路1の出力信号は、トランジスタQ10、Q11か らなる差動対により反転され、トランジスタQ17, Q 端子Q, Qに取り出される。このとき、トランジスタQ 5, Q15はローレベルのクロック信号CKが入力され て非導通状態であり、トランジスタQ1, Q2およびト ランジスタQ12, Q13からなる差動対には電流が流 れない。したがって、スレーブ回路2の出力端子Q、Q に取り出された信号は、マスタ回路1には伝搬せずにそ こに保持される。

【0008】このように、スレープ回路2の出力端子 Q, Qに取り出される信号は、クロック信号CKがハイ レベルからローレベルに変化するときに反転する動作を 20 繰り返す。したがって、図4に示すスタティック型フリ ップフロップ回路の出力端子Q, Qには、図5に示すよ うにクロック信号CKの周波数の1/2の周波数を有す る信号が出力される。

[0009]

【発明が解決しようとする課題】図4に示すスタティッ ク型フリップフロップ回路の構成において、マスタ回路 1の遅延時間は、クロック信号CKが入力されてデータ 信号がエミッタホロワ回路に出力されるまでの時間T1 と、正帰還を有する差動対(トランジスタQ3, Q4) および次段のスレープ回路2の入力差動対(トランジス タQ10、Q11)を駆動するまでの時間T2との和で 表される。したがって、マスタ回路1とスレープ回路2 が縦続に接続されている構成の遅延時間はその2倍とな り、最高動作周波数はこの遅延時間の逆数になる。すな わち、この遅延時間が短いほどスタティック型フリップ フロップ回路は高速に動作することになる。

【0010】ところで、遅延時間T2は、正帰還を有す る差動対(トランジスタQ3, Q4) および次段のスレ ープ回路2の入力差動対(トランジスタQ10, Q1 1) のミラー容量に大きく影響される。しかし、従来の 回路構成ではこのミラー容量の低減は極めて困難であ り、スタティック型フリップフロップ回路の動作速度を 髙める上での大きな支障になっていた。

【0011】本発明は、遅延時間T2に関するミラー容 量のうち、正帰還を有する差動対(トランジスタQ3, Q4) のミラー容量の低減により高速化を図ることがで きるスタティック型フリップフロップ回路を提供するこ とを目的とする。

[0012]

【課題を解決するための手段】請求項1に記載の発明 は、データ読み込み用の差動対およびデータ保持用の差 動対をそれぞれ備えたマスタ回路およびスレーブ回路の 2つのラッチ回路で構成されるスタティック型フリップ フロップ回路において、前記マスタ回路のデータ読み込 み用の上段差動対の共通エミッタにコレクタが接続さ れ、ペースにクロック信号が入力される第1のトランジ スタのエミッタと、前記スレープ回路のデータ読み込み 用の上段差動対の共通エミッタにコレクタが接続され、 18を介してレベルシフトされてスレーブ回路2の出力 10 ベースにクロック補信号が入力される第2のトランジス タのエミッタとを接続し、各上段差動対に対する第1の 下段差動対を構成してその共通エミッタに第1の電流源 動対の共通エミッタにコレクタが接続され、ペースにク

回路を接続し、前記マスタ回路のデータ保持用の上段差 ロック補信号が入力される第3のトランジスタのエミッ タと、前記スレープ回路のデータ保持用の上段差動対の 共通エミッタにコレクタが接続され、ペースにクロック 信号が入力される第4のトランジスタのエミッタとを接 続し、各上段差動対に対する第2の下段差動対を構成し てその共通エミッタに第2の電流源回路を接続すること を特徴とする。

【0013】請求項2に記載の発明は、データ読み込み 用の差動対およびデータ保持用の差動対をそれぞれ備え たマスタ回路およびスレーブ回路の2つのラッチ回路で 構成されるスタティック型フリップフロップ回路におい て、前記マスタ回路のデータ読み込み用の上段差動対の 共通エミッタにコレクタが接続され、ペースにクロック 信号が入力される第1のトランジスタのエミッタと、前 記スレープ回路のデータ読み込み用の上段差動対の共通 エミッタにコレクタが接続され、ペースにクロック補信 号が入力される第2のトランジスタのエミッタとを接続 し、各上段差動対に対する下段差動対を構成してその共 通エミッタに第1の電流源回路を接続し、前記マスタ回 路のデータ保持用の差動対の共通エミッタに第2の電流 源回路を接続し、前記スレーブ回路のデータ保持用の差 動対の共通エミッタに第3の電流源回路を接続すること を特徴とする。

[0014]

【作用】正帰還を有する差動対のミラー容量Cmは、そ の差動対を構成するトランジスタのコレクタ容量をCc とし、その差動対の電圧増幅率をAoとすると、

Cm = Cc (1 + Ao)

で表すことができる。ここで、正帰還を有する差動対を 構成するトランジスタの動作電流を小さくすることによ り、電圧増幅率Aoを小さくすることができ、正帰還を 有する差動対のミラー容量Cmを低減することが可能と

【0015】本発明は、マスタ回路およびスレープ回路 の各データ読み込み用の差動対と各データ保持用の差動 50 対をそれぞれ組み合わせることにより、正帰還を有する 差動対(データ保持用の差動対)の動作質流を独立に小 さくすることが可能な回路設計となる。したがって、遅 延時間T2のうち正帰還を有する差動対の遅延時間を小 さくすることができ、スタティック型フリップフロップ 回路の高速化が可能になる。

【0016】また、トランジスタサイズの小さなトラン ジスタを用いて正帰還を有する差動対を構成することに より、コレクタ容量Ccの低減が可能となり、同様にミ ラー容量Cmの低減が実現され、スタティック型フリッ プフロップ回路の高速化が可能になる。

[0017]

【実施例】図1は、本発明の第一実施例の回路構成を示 す図である。図において、マスタ回路3は、抵抗器R1 1, R12およびトランジスタQ21, Q22, Q25 からなるデータ読み込み回路と、抵抗器R11, R1 2、トランジスタQL1, QL2, QL5、トランジス タQ28, Q29および抵抗器R16, R17からなる データ保持用正帰還回路とを有する。スレープ回路4 は、抵抗器R13, R14およびトランジスタQ23, Q24、Q26からなるデータ読み込み回路と、抵抗器 20 R13, R14、トランジスタQL3, QL4, QL 6、トランジスタQ30, Q31および抵抗器R19, R20からなるデータ保持用正帰還回路とを有する。

【0018】ここで、図4に示す従来回路ではトランジ スタQ25, QL5あるいはトランジスタQ26, QL 6 でそれぞれ下段の差動対を構成していたが、本発明に よる実施例回路では、マスタ回路3のトランジスタQ2 5とスレープ回路4のトランジスタQ26で差動対を構 成し、またマスタ回路3のトランジスタQL5とスレー プ回路4のトランジスタQL6で差動対を構成し、各差 30 動対の共通エミッタに電流源回路を構成するトランジス タQ27と抵抗器R15、およびトランジスタQL7と 抵抗器R18を接続する。なお、GNDはグランド端 子、VEEは電源端子、VCSは定電流源端子である。

【0019】このように、電流源回路を含めてデータ読 み込み回路とデータ保持用正帰還回路とを分離する回路 構成をとることにより、データ保持用正帰還回路に流れ る電流をデータ読み込み回路に流れる電流に比べて小さ く設計することが可能となる。データ保持用正帰還回路 に流れる電流を小さくすることができれば、正帰還を有 40 する差動対の電圧増幅率Aoを小さくすることができ、 そのミラー容量Cmを低減することが可能となる。その 結果、遅延時間T2のうち正帰還を有する差動対を駆動 するまでの遅延時間が小さくなり、その分スタティック 型フリップフロップ回路を高速動作させることができ る。なお、データ保持用正帰還回路に流れる電流を小さ くするには、例えばその電流源回路を構成する抵抗器R 18の抵抗値を大きくする。

【0020】さらに、データ保持用正帰還回路を構成す るトランジスタQL1~QL4のトランジスタサイズを 50 回路を含めてデータ読み込み回路とデータ保持用正帰還

小さくすることにより、コレクタ容量と基板容量を小さ くすることができ、同様にそのミラー容量Cmを低減す ることが可能となり、スタティック型フリップフロップ 回路を高速動作させることができる。

6

【0021】なお、本実施例の構成においても、クロッ ク信号CKとクロック補信号CKが入力されるトランジ スタの接続関係が従来回路と同じであるので、上述した 従来回路とまったく同様の動作をする。

【0022】ここで、第一実施例の回路について、SP 10 ICEシミュレーションにより求めた最高動作周波数と 正帰還を有する差動対の動作電流との関係を図2に示 す。図において、横軸は正帰還用差動対の動作電流(m A) であり、縦軸はスタティック型フリップフロップ回 路の最高動作周波数 (GH2) である。図に示すように、 正帰還を有する差動対の動作電流を小さくすることによ り、大幅な高速化が可能であることがわかる。

【0023】図3は、本発明の第二実施例の回路構成を 示す図である。図において、マスタ回路5は、抵抗器R 21, R22およびトランジスタQ41, Q42, Q4 5からなるデータ読み込み回路と、抵抗器R21, R2 2、トランジスタQL11、QL12、トランジスタQ 48, Q49および抵抗器R27, R28からなるデー 夕保持用正帰還回路とを有する。スレープ回路5は、抵 抗器R23、R24およびトランジスタQ43、Q4 4, Q46からなるデータ読み込み回路と、抵抗器R2 3, R24、トランジスタQL13, QL14、トラン ジスタQ50, Q51 および抵抗器R30, R31から なるデータ保持用正帰還回路とを有する。

【0024】ここで、本実施例回路では、差動対を構成 するマスタ回路5のトランジスタQ45とスレープ回路 6のトランジスタQ46の共通エミッタに、電流源回路 を構成するトランジスタQ47と抵抗器R25を接続す る。さらに、第一実施例の構成では、クロック信号CK およびクロック補信号CKにより電流パスを切り換える 差動対を構成したトランジスタQL5, QL6に代え て、それぞれ電流源回路を構成するトランジスタQL1 5と抵抗器R26およびトランジスタQL16と抵抗器 R29を接続する。したがって、トランジスタQL1 1. QL12あるいはトランジスタQL13, QL14 により構成される差動対は、クロック信号CKに無関係 に常に動作状態になる。

【0025】しかし、データ読み込み回路の差動対(ト ランジスタQ41, Q42およびトランジスタQ43, Q44) はクロック信号CKに応じて動作し、クロック 信号CKとそれらの差動対間を伝搬する信号との関係は 第一実施例あるいは従来回路と同じであるので、本実施 例においても上述した第一実施例あるいは従来回路と同 様の動作をする。

【0026】なお、本実施例の構成においても、電流源

回路とを分離する回路構成をとることにより、データ保 持用正帰還回路に流れる電流をデータ読み込み回路に流 れる電流に比べて小さく設計することが可能となる。し たがって、正帰還を有する差動対のミラー容量Cmを低 減することができ、スタティック型フリップフロップ回 路を高速動作させることができる。

【0027】さらに、データ保持用正帰還回路を構成す るトランジスタQL11~QL14のトランジスタサイ ズを小さくすることにより、同様にそのミラー容量Cm フロップ回路を高速動作させることができる。

【0028】ところで、以上示した実施例では、トラン ジスタにパイポーラトランジスタを用いた例について説 明したが、その他例えばGaAsMESFETを用いても同 様に本発明のスタティック型フリップフロップ回路を実 現することができる。また、本明細書ではフリップフロ ップ回路として分周動作が可能なT型フリップフロップ 回路を例にして説明したが、スレープ回路の出力がマス タ回路の入力に帰還されないD型フリップフロップ回路 についても、同様に本発明を適用することができる。

【発明の効果】以上説明したように本発明のスタティッ ク型フリップフロップ回路の構成では、正帰還を有する 差動対の動作電流およびそのトランジスタサイズについ て、他のトランジスタの動作電流およびトランジスタサ イズに比べて小さくすることが可能となる。したがっ て、この正帰還を有する差動対のミラー容量の低減が可

[0029]

能となり、これらのトランジスタを駆動する際の遅延時 間を短縮することができ、スタティック型フリップフロ ップ回路を高速動作させることができる。

【0030】また、トランジスタサイズの小型化によ り、消費電力の低減が可能となる。

【図面の簡単な説明】

【図1】本発明の第一実施例の回路構成を示す図であ

【図2】第一実施例の回路について、SPICEシミュ を低減することが可能となり、スタティック型フリップ 10 レーションにより求めた最高動作周波数と正帰還を有す る差動対の動作電流との関係を示す図である。

【図3】本発明の第二実施例の回路構成を示す図であ

【図4】ECL基本回路を用いた従来のスタティック型 フリップフロップ回路の構成例である。

【図5】図4に示すスタティック型フリップフロップ回 路の動作を説明する図である。

【符号の説明】

Q1~Q18 トランジスタ

20 R1~R10 抵抗器

Q, Q 出力端子

Q21~Q31 トランジスタ

QL1~QL7 トランジスタ


R11~R20 抵抗器

Q41~Q51 トランジスタ


QL11~QL16 トランジスタ

R21~R31 抵抗器


[図2]




【図5】











[図4]

